# 第三篇: 6P30 机芯原理与维修

# 第一章 机芯概述

6P30 机芯是 P(飞利蒲) 机芯研究室研发的高清彩电,它的图像数字处理采用美国 Genesis 公司高质量数字视频格式变换器的设计方案,它是用于 CRT-TV 的高整合数字视频 转换的专利应用软件,具有非线性和任意图形缩放比例、帧频比例转换,内部集成的三个 10 位模数变换器,还具有高质量视频处理技术 Faroudja,发挥专利和艾米奖视频处理技术的优势。它有很多好的特点如:支持 100HZ 隔行、对角线图像处理技术、串色抑制 CCS、电影胶片模式图像质量、运动自适应逐行处理(基于每象素的处理技术)、电影/电视模式识别和处理、还原真实生活的数字视频加强处理、三维运动自适应噪音降低处理、非线性和任意图形缩放比例、帧频比例转换。该方案除了以上功能还支持各种格式的高清信号与 VGA 格式的信号外,还具有 USB 接口、HDMI 接口等,使本机的性价比大大增强。

# 1.1、6P30 功能简介

## 1、常规功能

支持全制式的 720P, 1080i, 1080P 高清; 动态 3D 降噪声技术; 逐点动态自适应逐行处理技术; 局部真色彩增强技术; 信号的 YpbPr 接口输入; 黑电平延伸电路; 喜爱节目收藏夹功能; 童锁功能; 数字静像功能; 16:9 高清模式显示。

#### 2、特别的功能

A12 音频引擎: 6P30 采用 NJW1144 音效处理芯片,具有"临场影院"、"震撼舞厅"、"定向声场"、"立体舞台"和"关闭"五种声音模式,可以让用户聆听不同音效的声音。

V12 视频引擎: 6P30 具有多种图像处理技术,合并应用,采用分屏演示方式,可以让消费者直观地看到应用图像处理技术后的效果。

ACC, ACM 眩彩技术: ACC, ACM 眩彩技术即对比度色彩增强技术,使天更蓝,草更绿,花更红。通过这样分屏演示,可以让用户更加直接地观看效果。

CCS 技术: CCS 技术即动态 3D 技术,采用这种技术可以达到静,动态画面均有 3D 视频解码处理效果(配合宣传碟片,完全可以使顾客感受到动态画面 3D 视频解码处理效果)。 DCDi 技术: 即动态图像小角度去锯齿技术,由于采用了 DCDi 技术,小角度动态物体边沿去锯齿效果清晰可见: USB 接口技术: 6P30 最大的特点就是具有 USB 功能, 支持 USB2.0 标准接口。

这样,6P30的机器即可外接 U 盘,移动硬盘,UCB 读卡器等具有 USB 接口的存储设备,来播放图片,音乐和影片。目前支持 JPEG 图片(\*.jpg/\*.jepg),MP3/WMA 音乐(\*.mp3/\*.wma),MPEG4/MPEG1影音文件(\*.avi/\*.dat/\*.mpeg)等。

在 USB 模式下有三种功能: 音画, 音乐, 影片。特别说一下, 音画模式下是可以同时播放音乐和图片的。

心情指数:在 6P30 机芯的菜单中,有一项为心情指数。心情指数本质上是 V12 和 A12 技术的结合体,用户可以根据当时的心情在"标准","玫瑰红""翡翠绿",深海蓝"四中模式之间进行选择;当选择"玫瑰红"时,A12 自动选择"震撼舞厅"模式,当选择"翡翠绿"时,A12 自动选择"立体舞台"模式;当选择"深海蓝"时,A12 自动选择"定向声场"模式,当选择"标准"时,A12 可自由选择。

# 1.2 6P30 机芯的特别功能

A12 音频引擎; V12 数字引擎;

USB接口: JPEG图片回放;

MP3 音乐播放:

MPEG-4 影片播放:

支持全球制式的 720P、1080i、1080P 高清信号的 YPbPr 接口输入:

支持 VGA、SVGA、XGA 的高清晰度信号输入;

数字亮度补偿 D. LTI: 数字色度补偿 D. CTI:

黑电平延伸电路; 3D 动态图像降噪功能;

频道编辑功能; 喜爱节目收藏夹功能;

201 个频道记忆功能;

ACC、ACM 眩彩技术; DCDI 图像边缘处理技术;

数字静像功能; 童锁功能;

数字梳状滤波器: 16:9高清模式显示:

音效 DSP 处理, 多重声效重现台位输入自动完成功能。

注:本机不但能通过 S 端子/AV1/AV2 接收标准 NTSC/PAL 视频信号,还有一路 Y、Pb/Cb、Pr/Cr 分量视频输入,它可以接收隔行 DVD 与逐行 DVD 信号,还能接收 1080i/50Hz、1080i/60Hz、720p/50Hz、720p/60Hz、1080P50/60HZ 等高清晰电视信号,同时本机 VGA接口还支持 VGA(640\*480)、SVGA(800\*600)、XGA(1024\*768)等多种电脑显示模式,成为可

以替代电脑显示器的多媒体电视。

# 1.3 6P30 机芯主要性能参数

电力消耗	<b>並</b> 勺180W					
	制	t .		备注		
4-7 (Ja., ata, 30) ata (Ja.,	1 PAL I、D/K 标准电视射频信号					
接收电视制式	2 PAL 50 标准视听设备播放的视频信号					
	3	NTSC3.58	标准规则设	(質情) 似的 代與 语写		
调谐器接收频率接收电脑信号	VHF (H) 甚高频 (高); 175.25MHz-463.25MHz UHF超高頻; 471.25MHz-863.25MHz (可接收标准电视广播频道DS1~DS57频道、有线电视增补频道Z1~Z425 标准VGA (640×480)、SVGA (800×600)、XGA (1024×768)					
节目储存容量		(注: 场频60Hz下运行)	>頻道(0−200)			
调谐方式		7770	率合成			
天线输入方式			不平衡式			
AMM/A/24		2,800	视频输入	1Vp-p75Ω		
		AV端子视频/音频输入(输出)	音频输入 视频输出	≦5400mV 47KΩ 1Vp−p75Ω		
视频 / 音频	S-VHS超高解像Y/C分离输入		音頻输出 Y/C输入	±9400mV 1KΩ Y:1.0Vp-p 75Ω C:0.3Vp-p 75Ω		
输入 / 输出端子	隔行分量输入		Y/Cb/Cr输入	Y:1.0Vp-p 75Ω Cb/Cr:0.7Vp-p 75Ω		
	逐行分量输入		Y/Pb/Pr输入	Y:1.0Vp-p 75Ω Pb/Pr:0.7Vp-p 75Ω		
声音输出功率		最大输出功率:	≥6W + 6W			

# 1.4 6P30 机芯的基本组成

6P30 机芯的基本组成由以下集成电路:

- 1、N901: 电源厚膜集成电路 KA5Q1265RF, 整机开关电源部份芯片;
- 2、N902: 光藕 (TLP621),整机电源部份隔离、误差信号传递;
- 3、V956: 电压比较器 (TL431); 电源部份电压比较器, 起稳压用;
- 4、N440: 场功放 (STV9379);
- 5、N201: 伴音功放 (TDA2616);
- 6、U101:一体化高频调谐器,频率合成方式选台,同时将中放电路集成在里面;

- 7、U102: 数字高频头,将来接收数字电视信号用,但本机芯没有采用;
- 8、U201: FLI8125 内置 CPU、数字解码、各信号的切换、及 A/D 转换等;
- 9、U202: AT24C32A EEPROM (存储器):
- 10、U203: SST25VF040 串行 FLASH ROM, 作为本机字库:
- 11、U204: AT49F040 FLASH 芯片, 在此作为本机芯的程序存储器;
- 12、U207: 74LCX14 同步头缓冲器,对 VGA 的同步头进行整形;
- 13、U301: FLI2300 数字图像处理电路,变频及多频归一处理芯片;
- 14、U302: 86PINTSOP RAM 芯片,作变频芯片的数据缓存;
- 15、U401: TDA9333H RGB 处理器及行场扫描小信号处理;
- 16、U501: TDA9880KST HDMI 输入芯片,同时有高清信号及 VGA 信号 AD 转换;
- 17、U505: UDA1334BTS HDMI 信号的音频解码芯片;
- 18、U506: CD4053 音频切换开关;
- 19、U503: 24LC04 EEPROM 作为 HDMI 输入信号的 HDCP 数据存储;

# 1.5 6P30 机芯图像信号流程

6P30 机芯图像信号框图如图 2-1 所示,TV 视频信号从本机芯的一体化高频调谐器 U101 的 VIDEO 引脚输出,(注:本机芯图纸上画出的 U102 实际未用),经 V103 缓冲放大,送到数字板插座 XS102 的 9 脚,最后送到 Genesis 公司的数字解码 FLI8125 芯片的 196 脚,同时 AV 视频信号从 FLI8125 的 166 脚输入,同时送到 FLI8125 的信号还有 S 端子视频、色差分量输入、高清的 YPBPR 输入、VGA 信号的输入,这些信号先在 FLI8125 内部完成切换,对于视频信号先完成 YC 分离,然后进行解码,AD 转换,对于高清信号与 VGA 信号,直接完成 AD 转换,输出 24bit 的 RGB 信号,送到 Genesis公司的高质量数字视频格式变换器 FLI2300,在 FLI2300 内部完成自适应逐行处理(基于每象素的处理技术)、同时将本机的输入不同信号的行频进行归一化处理为 33.75KHz.

FLI2300 变频处理后由第 176、173、170 脚输出模拟 RGB 信号,送到 RGB 及行场处理芯片 TDA9333 的 30、31、32 脚,在经过 TDA9333 内部 RGB 放大、嵌位、白平衡、亮度等处理,由 TDA9333 第 40、41、42 出 R、G、B 的基色信号,经 Q401、Q402、Q403 射随后送到视放进行视频放大,最后送到 CRT 还原出图像。




图 2-1: 6P30 机芯图像信号流程

# 1.6 6P30 机芯伴音信号流程

6P30 机芯伴音信号框图如图 2-2 所示,TV 音频信号从一体化高频调谐器 U101 的 AUDIO 引脚输出,送到伴音处理器 NJW1144,同时外部的音频信号,如: AV、S 端子、YCBCR、YPBPR、VGA 等音频信号都送到 NJW1144 完成切换,音量、高音、低音、左右音量平衡的控制,同时 NJW1144 还具有 BBE 的处理功能,最后从 NJW1144 的 27、14 脚输出 R、L 两个声道的音频信号,送到伴音功放集成电路 TDA2616,完成功率放大,推动喇叭还原伴音。




图 2-2: 6P30 机芯音频信号流程

# 第二章 6P30 机芯电路分析

# 2.1 高频调谐器部分

6P30 机芯的高频调谐器采用一体化的设计,采用的是频率合成的选台方式,同时将中放也集成到高频调谐器内部,使此机芯的外围元件大幅减少。注意本机芯图纸是虽画出了两个高频调谐器,U101 和 U102,但实际上本机芯只用了其中一个 U101,而另一个 U102 此机芯目前没有采用,它的用途是为将来接收数字电视时使用的数字高频调谐器。因国家标准现在还没有正式确定下来,所以此高频调谐器没有装在该机芯上。高频调谐和器 U101 因内部含有中放部分,所以它直接输出的是视频与音频信号。视频信号从 U101 的 13 脚输出,经 V103 缓冲放大后送入数字板进行数字化变频处理。而音频信号则送入伴音处理器 NJW1144 进行伴音处理。

# 2.2 FLI8125 功能介绍:

FLI8125 是一款用于 TV 和数字视频的低功耗、高集成度的芯片,可处理多种输入信号。同时根据全球市场的需要,FLI8125 内含多种制式的视频解码器,高速的三路 8bit 的 A/D 转换和前端转换开关,一个集成的 VBI 限幅器用于提供字幕电影和图文服务,内置微处理器在不加外接设备的情况下能完成全部的系统控制。

FLI8125 能完成 PAL、NTSC、SECAM 的彩色解码,集成的 AD 转换器可按受模拟的 RGB和 YpbPr 输入。

在隔行视频处理上,能消除令人讨厌边缘锯齿,同时去隔行处理后的图像进行增强, 自适应的对比度与彩色,能动态的增强对比度,对彩色饱和度进行校正。灵活的彩色管理 可以使彩色校正与控制以精细的改变彩色边缘从而达到激动人心的效果。

FLI8125 内部含有一个 3×3 矩阵提供彩色空间转换和全球彩色控制,可编程的彩色处理提供输出信号的 GAMMA 校正,这些功能可促进精细的彩色重显,可动态的使用在任何显示设备上。

# FLI8125 内部集成的相关功能如下:

#### 集成三组 A/D 变换器:

提供 RGB/YpbPr (高达 135MHz) 的输入;

提供 SCART 输入 (RGB 和消隐信号):

逐行和隔行扫描:

提供外接的 OSD 显示:

#### 数字输入接口:

24bit 可重置的输入端口;

#### 集成 2D 视频解码器:

提供高带宽的 PAL/NTSC/SECAM 解码:

提供 MACROVISION/VCR TRICK 模式:

## 内嵌微处理器:

Turbo 186 内核;

内置 RAM/ROM: 提供串行的 Flash 和并行的 ROM:

内置复位控制器:

图像数字输入/输入端子,可支持 USB 输入,6 脚的低带宽 A/D 变换器;

红处接口电路:

# 缩放引擎:

独立的行和场缩放:

4: 2: 2的 YpbPr 和 4: 2: 2的 RGB 缩放;

非线性缩放:

# DCDi-EDGE™(方向性关联的逐行扫描)说明:

边缘校正,消除令人讨厌的阶梯框:

增强清澈和观实感:

水平增强:

自适应的对比度和彩色处理;

灵活的彩色处理;

## 数字输出接口:

18/24bit 85M的 TTL 输出;

LVDS(单路或双路 LVDS.6 或 8 位)高达 SVGA 输出:

用于减小 EMI 的频谱管理:


用于 GAMMA 校正的可编程的 CLUT:

#### OSD 控制器:

多达 4 个窗口, 1、2 或 4bit 的每像素彩色:

可编程的字体以适应图文的需要:

提供 JTAG 功能;



# 2.3、FL12300 功能介绍

FLI2300 芯片为 Genesis Microchip 公司已经开发了一种单芯片数字视频格式转换器,它集成了 Faroudja Laboratories 公司的视频处理技术,可用于 DTV、HDTV 及 DVD 机等产品。FLI2300 将 Faroudja 的去隔行及视频增强技术与灵活的标度及纵横比转换集成在一起,可以将标准隔行视频信号转换为与高分辨率兼容的信号。

该芯片还采用了双向相关去隔行算法,可以形成光滑自然的图像,消除了视频中移动 有角线的锯齿边缘。

该芯片还包括运动适应算法,可在每个像素基础上选择最佳滤波,形成分辨率最高的图像,并有效抑制了图像中非自然的成分。它还使用灵活的水平及垂直标度器实现纵横比转换,并可向上转换为分辨率高达 1080 像素或 SXGA 质量的图像。

该芯片采用 208 引脚 PQFP 封装,器件支持 NTSC、PAL/SECAM 及 VGA 至 SXGA 的分辨率。


# 2.3.1 GENNESIS 隔行转逐行变换和多频归一处理(FLI2300 芯片)方案:

GENNESIS 隔行转逐行变换方案采用 Faroudja 公司的 DCDiTM(方向性关联的逐行扫描)技术,由于通常标准的隔行扫描视频信号转变为逐行扫描显示时,图像边缘会产生明显锯齿变形,而 DCDiTM 技术能够消除这种变形,获得更光滑自然流畅的视频图像效果。它通过检测整个场景内的所有运动图像边缘并对每个像素调整插值角度,使插值始终沿着其边缘而不产生交叉,从而消除了人为的阶梯和锯齿边缘,产生平滑自然的图像。DCDiTM的消除运动图像模糊、斜线锯齿边缘技术的算法属目前最高水平。

GENNESIS 隔行转逐行变换集成于数字视频格式转换核心芯片 FLI2300,它是GENESIS 公司的一款隔行转逐行变换器。它具有基于单个像素的运动预测的逐行变换算法,小角度斜线平滑算法 DCDiTM,二维串色消除处理 CCS、非线性画面优化算法技术TrueLifeTM 和自适应降噪等功能,外加宽泛围的缩放比例可上变换一个图像达到 1080p 或SXGA,输出数字 RGB/YCbCr 或经 D/A 转换后模拟 RGB 信号。FLI2300 接受包括480i/576i/480p/576p/720p/1080i 和 VGA 到 SXGA 的等各种标准与非标准的视频输入。

# 2.3.2 GENNESIS 隔行转逐行变换和多频归一处理流程:

视频前端输出的 ITU-RBT.656 标准格式的数字信号,首先通过 FLI2300 自动同步调整输入处理、自适应降噪、隔行转逐行扫描和帧频变换(75i、100i 和 60p)后输出变频后的数字信号。而视频前端输出的数字化高清 YPbPr 或 RGB 分量视频信号不需上述处理直接输入 FLI2300 的数字口,两路信号均要通过 FLI2300 内的垂直和水平图形增强器以进行垂直和水平缩放,统一行频,本机芯统一后的行频为 33.75KHz,最后进入带同步产生的输出处理器,从 118、119 脚输出行、场同步和经 D/A 转换后 RGB 模拟信号从 176、173、170 输出。



# 2.3.3 FLI2300 引脚功能说明:

管脚 1 2	管脚名称 HSYNC1_PORT1	I/O 类型	描述		
-	HSYNCI_PORT1	1./ A			
2		输入	USB 601 信号输入-行同步		
	VSYNC1_PORT1	输入	USB 601 信号输入-场同步		
3	FIELD ID1_PORT1	输入	USB 601 信号输入-奇/偶 场标志		
4	IN_CLK1_PORT1	输入	USB 601 信号输入-时钟		
5	HSYNC2_PORT1	地	地		
6	VSYNC2_PORT1	地	地		
7	FIELD ID2_PORT1	地	地		
8	VDD1	电源	3.3V		
9	VSS	地	地		
10	IN_CLK2_PORT1	输入	地		
11	B/Cb/D1_0	输入	悬空		
12	B/Cb/D1_1	输入	悬空		
13	B/Cb/D1_2	输入	悬空		
14	B/Cb/D1_3	输入	悬空		
15	B/Cb/D1_4	输入	悬空		
16	VDDcore1	电源	1.8V		
17	VSS	地	地		
18	B/Cb/D1_5	输入	悬空		
19	B/Cb/D1_6	输入	悬空		
20	B/Cb/D1_7	输入	悬空		
21	R/Cr/CrCb_0	输入	USB 601 信号输入-C0		
22	R/Cr/CrCb_1	输入	USB 601 信号输入-C1		
23	R/Cr/CrCb_2	输入	USB 601 信号输入-C2		
24	R/Cr/CrCb_3	输入	USB 601 信号输入-C3		
25	R/Cr/CrCb_4	输入	USB 601 信号输入-C4		
26	R/Cr/CrCb_5	输入	USB 601 信号输入-C5		
27	R/Cr/CrCb_6	输入	USB 601 信号输入-C6		
28	R/Cr/CrCb_7	输入	USB 601 信号输入-C7		
29	G/Y/Y_0	输入	USB 601 信号输入-Y0		
30	VDD2	电源	3.3V		
31	VSS	地	地		
32	G/Y/Y_1	输入	USB 601 信号输入-Y1		
33	G/Y/Y_2	输入	USB 601 信号输入-Y2		
34	G/Y/Y_3	输入	USB 601 信号输入-Y3		
35	G/Y/Y_4	输入	USB 601 信号输入-Y4		

36	VDDcore2	电源	1.8V
37	VSS	地	地
38	G/Y/Y_5	输入	USB 601 信号输入-Y5
39	G/Y/Y_6	输入	USB 601 信号输入-Y6
40	G/Y/Y_7	输入	USB 601 信号输入-Y7
41	IN_SEL	输出	悬空
42	TEST	地	地
43	DEV_ADDR1	输入	器件地址设定1
44	DEV_ADDR0	输入	器件地址设定 0
45	SCLK	I/O	SCL
46	SDATA	I/O	SDA
47	RESET_N	输入	复位
48	VDD3	电源	3.3V
49	VSS	地	地
50	SDRAM DATA(0)	三态 I/O	SDRAM 数据总线
51	SDRAM DATA(1)	三态 I/O	SDRAM 数据总线
52	SDRAM DATA(2)	三态 I/O	SDRAM 数据总线
53	SDRAM DATA(3)	三态 I/O	SDRAM 数据总线
54	SDRAM DATA(4)	三态 I/O	SDRAM 数据总线
55	SDRAM DATA(5)	三态 I/O	SDRAM 数据总线
56	SDRAM DATA(6)	三态 I/O	SDRAM 数据总线
57	SDRAM DATA(7)	三态 I/O	SDRAM 数据总线
58	SDRAM DATA(8)	三态 I/O	SDRAM 数据总线
59	SDRAM DATA(9)	三态 I/O	SDRAM 数据总线
60	SDRAM DATA(10)	三态 I/O	SDRAM 数据总线
61	SDRAM DATA(11)	三态 I/O	SDRAM 数据总线
62	VDD4	电源	3.3V
63	VSS	地	地
64	SDRAM DATA(12)	三态 I/O	SDRAM 数据总线
65	SDRAM DATA(13)	三态 I/O	SDRAM 数据总线
66	SDRAM DATA(14)	三态 I/O	SDRAM 数据总线
67	SDRAM DATA(15)	三态 I/O	SDRAM 数据总线
68	VDDcore3	电源	1.8V
69	VSS	地	地
70	SDRAM DATA(16)	三态 I/O	SDRAM 数据总线
71	SDRAM DATA(17)	三态 I/O	SDRAM 数据总线
72	SDRAM DATA(18)	三态 I/O	SDRAM 数据总线

73   SDRAM DATA(19   三志 I/O   SDRAM 数据总线   74   SDRAM DATA(20   三志 I/O   SDRAM 数据总线   75   SDRAM DATA(21   三志 I/O   SDRAM 数据总线   76   SDRAM DATA(22   三志 I/O   SDRAM 数据总线   77   SDRAM DATA(23   三志 I/O   SDRAM 数据总线   78   SDRAM DATA(24   三志 I/O   SDRAM 数据总线   79   SDRAM DATA(25   三志 I/O   SDRAM 数据总线   79   SDRAM DATA(25   三志 I/O   SDRAM 数据总线   80   VDDcore4   电源   1.8V   1.8V				
75   SDRAM DATA(21)   三志 I/O   SDRAM 数据总线   76   SDRAM DATA(22)   三志 I/O   SDRAM 数据总线   77   SDRAM DATA(23)   三志 I/O   SDRAM 数据总线   78   SDRAM DATA(24)   三志 I/O   SDRAM 数据总线   79   SDRAM DATA(25)   三志 I/O   SDRAM 数据总线   80   VDDcore4   电源	73	SDRAM DATA(19)	三态 I/O	SDRAM 数据总线
76   SDRAM DATA(22)   三恋 I/O   SDRAM 数据总线   77   SDRAM DATA(23)   三恋 I/O   SDRAM 数据总线   78   SDRAM DATA(24)   三恋 I/O   SDRAM 数据总线   79   SDRAM DATA(25)   三恋 I/O   SDRAM 数据总线   80   VDDcore4   电源	74	SDRAM DATA(20)	三态 I/O	SDRAM 数据总线
77 SDRAM DATA(23) 三态 VO SDRAM 数据总线 78 SDRAM DATA(24) 三态 VO SDRAM 数据总线 79 SDRAM DATA(25) 三态 VO SDRAM 数据总线 80 VDDcore4 电源 1.8V 81 VSS 地 地 82 SDRAM DATA(26) 三态 VO SDRAM 数据总线 83 SDRAM DATA(27) 三态 VO SDRAM 数据总线 84 SDRAM DATA(28) 三态 VO SDRAM 数据总线 85 SDRAM DATA(29) 三态 VO SDRAM 数据总线 86 SDRAM DATA(29) 三态 VO SDRAM 数据总线 87 SDRAM DATA(30) 三态 VO SDRAM 数据总线 88 VDD5 电源 3.3V 89 VSS 地 地 90 TEST IN 地 地 91 SDRAM ADDR(10) SDRAM 地址总线 92 SDRAM ADDR(8) SDRAM 地址总线 94 SDRAM ADDR(6) SDRAM 地址总线 95 SDRAM ADDR(6) SDRAM 地址总线 96 VDDcore5 1.8V 97 VSS 地 地 98 SDRAM ADDR(3) SDRAM 地址总线 99 SDRAM ADDR(4) SDRAM 地址总线 100 SDRAM ADDR(2) SDRAM 地址总线 101 SDRAM ADDR(1) SDRAM 地址总线 102 SDRAM ADDR(1) SDRAM 地址总线 103 SDRAM ADDR(1) SDRAM 地址总线 104 SDRAM ADDR(1) SDRAM 地址总线 105 SDRAM ADDR(1) SDRAM 地址总线 106 SDRAM ADDR(1) SDRAM 地址总线 107 SDRAM WEN SDRAM 地址总线 108 SDRAM BA1 SDRAM 地址光择 1 108 SDRAM BA1 SDRAM 地址光择 1 108 SDRAM BA0 SDRAM bak 选择 1	75	SDRAM DATA(21)	三态 I/O	SDRAM 数据总线
78	76	SDRAM DATA(22)	三态 I/O	SDRAM 数据总线
SDRAM DATA(25)   三志 I/O   SDRAM 数据总线	77	SDRAM DATA(23)	三态 I/O	SDRAM 数据总线
Note	78	SDRAM DATA(24)	三态 I/O	SDRAM 数据总线
B1	79	SDRAM DATA(25)	三态 I/O	SDRAM 数据总线
82 SDRAM DATA(26) 三态 I/O SDRAM 数据总线 83 SDRAM DATA(27) 三态 I/O SDRAM 数据总线 84 SDRAM DATA(28) 三态 I/O SDRAM 数据总线 85 SDRAM DATA(29) 三态 I/O SDRAM 数据总线 86 SDRAM DATA(30) 三态 I/O SDRAM 数据总线 87 SDRAM DATA(31) 三态 I/O SDRAM 数据总线 88 VDD5 电源 3.3V 89 VSS 地 地 90 TEST IN 地 地 91 SDRAM ADDR(10) SDRAM 地址总线 92 SDRAM ADDR(9) SDRAM 地址总线 93 SDRAM ADDR(8) SDRAM 地址总线 94 SDRAM ADDR(6) SDRAM 地址总线 95 SDRAM ADDR(6) SDRAM 地址总线 96 VDDcore5 1.8V 97 VSS 地 地 98 SDRAM ADDR(5) SDRAM 地址总线 99 SDRAM ADDR(4) SDRAM 地址总线 101 SDRAM ADDR(3) SDRAM 地址总线 102 SDRAM ADDR(1) SDRAM 地址总线 103 SDRAM ADDR(1) SDRAM 地址总线 104 SDRAM ADDR(1) SDRAM 地址总线 105 SDRAM WEN SDRAM 地址总线 106 SDRAM WEN SDRAM 地址总线 107 SDRAM BA1 SDRAM 地址沿线 108 SDRAM BA0 SDRAM BA1 SDRAM bank 选择 1	80	VDDcore4	电源	1.8V
SDRAM DATA(27)   三志 I/O   SDRAM 数据总线   SDRAM DATA(28)   三志 I/O   SDRAM 数据总线   SDRAM DATA(29)   三志 I/O   SDRAM 数据总线   SDRAM DATA(30)   三志 I/O   SDRAM 数据总线   SDRAM DATA(30)   三志 I/O   SDRAM 数据总线   SDRAM DATA(31)   三志 I/O   SDRAM 数据总线   SDRAM 数据总线   SDRAM DATA(31)   三志 I/O   SDRAM 数据总线   SDRAM 地址总线   SDRAM 地址分达择   SDRAM 地址分达择   SDRAM 地址分达择   SDRAM 地址列达择   SDRAM BA1   SDRAM bank 选择 1   SDRAM bank 选择 1   SDRAM bank 选择 0   SDRAM bank 选	81	VSS	地	地
84 SDRAM DATA(28) 三态 I/O SDRAM 数据总线 85 SDRAM DATA(29) 三态 I/O SDRAM 数据总线 86 SDRAM DATA(30) 三态 I/O SDRAM 数据总线 87 SDRAM DATA(31) 三态 I/O SDRAM 数据总线 88 VDD5 电源 3.3V 89 VSS 地 地 90 TEST IN 地 地 91 SDRAM ADDR(10) SDRAM 地址总线 92 SDRAM ADDR(9) SDRAM 地址总线 93 SDRAM ADDR(8) SDRAM 地址总线 94 SDRAM ADDR(7) SDRAM 地址总线 95 SDRAM ADDR(6) SDRAM 地址总线 96 VDDcore5 1.8V 97 VSS 地 98 SDRAM ADDR(5) SDRAM 地址总线 99 SDRAM ADDR(4) SDRAM 地址总线 100 SDRAM ADDR(3) SDRAM 地址总线 101 SDRAM ADDR(2) SDRAM 地址总线 102 SDRAM ADDR(1) SDRAM 地址总线 103 SDRAM ADDR(1) SDRAM 地址总线 104 SDRAM ADDR(1) SDRAM 地址总线 105 SDRAM ADDR(1) SDRAM 地址总线 106 SDRAM ADDR(0) SDRAM 地址总线 107 SDRAM BA1 SDRAM 地址列选择 108 SDRAM BA0 SDRAM 地址总线 108 SDRAM BAN 选择 1	82	SDRAM DATA(26)	三态 I/O	SDRAM 数据总线
85 SDRAM DATA(29) 三态 I/O SDRAM 数据总线 86 SDRAM DATA(30) 三态 I/O SDRAM 数据总线 87 SDRAM DATA(31) 三态 I/O SDRAM 数据总线 88 VDD5 电源 3.3V 89 VSS 地 地 90 TEST IN 地 地 91 SDRAM ADDR(10) SDRAM 地址总线 92 SDRAM ADDR(8) SDRAM 地址总线 93 SDRAM ADDR(8) SDRAM 地址总线 94 SDRAM ADDR(6) SDRAM 地址总线 95 SDRAM ADDR(6) SDRAM 地址总线 96 VDDcore5 1.8V 97 VSS 地 98 SDRAM ADDR(5) SDRAM 地址总线 99 SDRAM ADDR(4) SDRAM 地址总线 100 SDRAM ADDR(3) SDRAM 地址总线 101 SDRAM ADDR(2) SDRAM 地址总线 102 SDRAM ADDR(1) SDRAM 地址总线 103 SDRAM ADDR(1) SDRAM 地址总线 104 SDRAM ADDR(0) SDRAM 地址总线 105 SDRAM WEN SDRAM 地址总线 106 SDRAM RASN SDRAM 地址已线 107 SDRAM BA1 SDRAM 地址已线 108 SDRAM BA1 SDRAM 地址总线 108 SDRAM BA1 SDRAM bank 选择 1	83	SDRAM DATA(27)	三态 I/O	SDRAM 数据总线
86 SDRAM DATA(30) 三志 I/O SDRAM 数据总线 87 SDRAM DATA(31) 三志 I/O SDRAM 数据总线 88 VDD5 电源 3.3V 89 VSS 地 地 90 TEST IN 地 地 91 SDRAM ADDR(10) SDRAM 地址总线 92 SDRAM ADDR(9) SDRAM 地址总线 93 SDRAM ADDR(8) SDRAM 地址总线 94 SDRAM ADDR(7) SDRAM 地址总线 95 SDRAM ADDR(6) SDRAM 地址总线 96 VDDcore5 1.8V 97 VSS 地 98 SDRAM ADDR(5) SDRAM 地址总线 99 SDRAM ADDR(4) SDRAM 地址总线 100 SDRAM ADDR(3) SDRAM 地址总线 101 SDRAM ADDR(3) SDRAM 地址总线 102 SDRAM ADDR(1) SDRAM 地址总线 103 SDRAM ADDR(1) SDRAM 地址总线 104 SDRAM WEN SDRAM 地址总线 105 SDRAM WEN SDRAM 地址总线 106 SDRAM RASN SDRAM 地址分选择 107 SDRAM BA1 SDRAM 地址列选择 108 SDRAM BA0 SDRAM bank 选择 0	84	SDRAM DATA(28)	三态 I/O	SDRAM 数据总线
87 SDRAM DATA(31) 三恋 I/O SDRAM 数据总线 88 VDD5 电源 3.3V 89 VSS 地 地 90 TEST IN 地 地 91 SDRAM ADDR(10) SDRAM 地址总线 92 SDRAM ADDR(9) SDRAM 地址总线 93 SDRAM ADDR(8) SDRAM 地址总线 94 SDRAM ADDR(7) SDRAM 地址总线 95 SDRAM ADDR(6) SDRAM 地址总线 96 VDDcore5 1.8V 97 VSS 地 98 SDRAM ADDR(5) SDRAM 地址总线 99 SDRAM ADDR(4) SDRAM 地址总线 100 SDRAM ADDR(3) SDRAM 地址总线 101 SDRAM ADDR(3) SDRAM 地址总线 102 SDRAM ADDR(1) SDRAM 地址总线 103 SDRAM ADDR(1) SDRAM 地址总线 104 SDRAM WEN SDRAM 地址总线 105 SDRAM WEN SDRAM 地址总线 106 SDRAM RASN SDRAM 地址分线 107 SDRAM BA1 SDRAM 地址分线 108 SDRAM BA0 SDRAM bank 选择 0	85	SDRAM DATA(29)	三态 I/O	SDRAM 数据总线
88 VDD5 电源 3.3V 89 VSS 地 地 地 90 TEST IN 地 地 91 SDRAM ADDR(10) SDRAM 地址总线 92 SDRAM ADDR(9) SDRAM 地址总线 93 SDRAM ADDR(8) SDRAM 地址总线 94 SDRAM ADDR(7) SDRAM 地址总线 95 SDRAM ADDR(6) SDRAM 地址总线 96 VDDcore5 1.8V 97 VSS 地 98 SDRAM ADDR(5) SDRAM 地址总线 99 SDRAM ADDR(4) SDRAM 地址总线 100 SDRAM ADDR(3) SDRAM 地址总线 101 SDRAM ADDR(2) SDRAM 地址总线 102 SDRAM ADDR(1) SDRAM 地址总线 103 SDRAM ADDR(0) SDRAM 地址总线 104 SDRAM WEN SDRAM 地址总线 105 SDRAM WEN SDRAM 地址总线 106 SDRAM RASN SDRAM 地址分选择 107 SDRAM BA1 SDRAM 地址分选择 108 SDRAM BA0 SDRAM bank 选择 0	86	SDRAM DATA(30)	三态 I/O	SDRAM 数据总线
B9	87	SDRAM DATA(31)	三态 I/O	SDRAM 数据总线
90   TEST IN   地   地   地   91   SDRAM ADDR(10)   SDRAM 地址总线   92   SDRAM ADDR(9)   SDRAM 地址总线   93   SDRAM ADDR(8)   SDRAM 地址总线   94   SDRAM ADDR(7)   SDRAM 地址总线   95   SDRAM ADDR(6)   SDRAM 地址总线   96   VDDcore5   1.8V   97   VSS   地   地   SDRAM ADDR(5)   SDRAM 地址总线   99   SDRAM ADDR(4)   SDRAM 地址总线   100   SDRAM ADDR(3)   SDRAM 地址总线   101   SDRAM ADDR(2)   SDRAM 地址总线   102   SDRAM ADDR(1)   SDRAM 地址总线   103   SDRAM ADDR(0)   SDRAM 地址总线   104   SDRAM WEN   SDRAM 地址总线   105   SDRAM WEN   SDRAM 地址分线   105   SDRAM RASN   SDRAM 地址分线   106   SDRAM CASN   SDRAM 地址分线   107   SDRAM BA1   SDRAM bank 选择 1   108   SDRAM BA0   SDRAM bank 选择 0	88	VDD5	电源	3.3V
91 SDRAM ADDR(10) SDRAM 地址总线 92 SDRAM ADDR(9) SDRAM 地址总线 93 SDRAM ADDR(8) SDRAM 地址总线 94 SDRAM ADDR(7) SDRAM 地址总线 95 SDRAM ADDR(6) SDRAM 地址总线 96 VDDcore5 1.8V 97 VSS 地 98 SDRAM ADDR(5) SDRAM 地址总线 99 SDRAM ADDR(4) SDRAM 地址总线 100 SDRAM ADDR(3) SDRAM 地址总线 101 SDRAM ADDR(2) SDRAM 地址总线 102 SDRAM ADDR(1) SDRAM 地址总线 103 SDRAM ADDR(0) SDRAM 地址总线 104 SDRAM WEN SDRAM 地址总线 105 SDRAM WEN SDRAM 地址记线 106 SDRAM CASN SDRAM 地址列选择 107 SDRAM BA1 SDRAM bank 选择 1 108 SDRAM BA0 SDRAM bank 选择 0	89	VSS	地	地
92 SDRAM ADDR(9) SDRAM 地址总线 93 SDRAM ADDR(8) SDRAM 地址总线 94 SDRAM ADDR(7) SDRAM 地址总线 95 SDRAM ADDR(6) SDRAM 地址总线 96 VDDcore5 1.8V 97 VSS 地 98 SDRAM ADDR(5) SDRAM 地址总线 99 SDRAM ADDR(4) SDRAM 地址总线 100 SDRAM ADDR(3) SDRAM 地址总线 101 SDRAM ADDR(2) SDRAM 地址总线 102 SDRAM ADDR(1) SDRAM 地址总线 103 SDRAM ADDR(1) SDRAM 地址总线 104 SDRAM WEN SDRAM 地址总线 105 SDRAM WEN SDRAM 地址总线 106 SDRAM RASN SDRAM 地址行选择 107 SDRAM BA1 SDRAM bank 选择 1 108 SDRAM BA0 SDRAM bank 选择 0	90	TEST IN	地	地
SDRAM ADDR(8)   SDRAM 地址总线   94   SDRAM ADDR(7)   SDRAM 地址总线   95   SDRAM ADDR(6)   SDRAM 地址总线   96   VDDcore5   1.8V   97   VSS   地   98   SDRAM ADDR(5)   SDRAM 地址总线   99   SDRAM ADDR(4)   SDRAM 地址总线   100   SDRAM ADDR(3)   SDRAM 地址总线   101   SDRAM ADDR(2)   SDRAM 地址总线   102   SDRAM ADDR(1)   SDRAM 地址总线   103   SDRAM ADDR(0)   SDRAM 地址总线   104   SDRAM WEN   SDRAM 地址总线   105   SDRAM WEN   SDRAM 地址总线   106   SDRAM RASN   SDRAM 地址行选择   106   SDRAM CASN   SDRAM 地址列选择   107   SDRAM BA1   SDRAM bank 选择 1   108   SDRAM BA0   SDRAM bank 选择 0	91	SDRAM ADDR(10)		SDRAM 地址总线
94 SDRAM ADDR(7) SDRAM 地址总线 95 SDRAM ADDR(6) SDRAM 地址总线 96 VDDcore5 1.8V 97 VSS 地 98 SDRAM ADDR(5) SDRAM 地址总线 99 SDRAM ADDR(4) SDRAM 地址总线 100 SDRAM ADDR(3) SDRAM 地址总线 101 SDRAM ADDR(2) SDRAM 地址总线 102 SDRAM ADDR(1) SDRAM 地址总线 103 SDRAM ADDR(0) SDRAM 地址总线 104 SDRAM WEN SDRAM 地址总线 105 SDRAM RASN SDRAM 地址行选择 106 SDRAM CASN SDRAM 地址分选择 107 SDRAM BA1 SDRAM bank 选择 1 108 SDRAM BA0 SDRAM bank 选择 0	92	SDRAM ADDR(9)		SDRAM 地址总线
95 SDRAM ADDR(6) SDRAM 地址总线 96 VDDcore5 1.8V 97 VSS 地 98 SDRAM ADDR(5) SDRAM 地址总线 99 SDRAM ADDR(4) SDRAM 地址总线 100 SDRAM ADDR(3) SDRAM 地址总线 101 SDRAM ADDR(2) SDRAM 地址总线 102 SDRAM ADDR(1) SDRAM 地址总线 103 SDRAM ADDR(0) SDRAM 地址总线 104 SDRAM WEN SDRAM 場址总线 105 SDRAM RASN SDRAM 地址分选择 106 SDRAM CASN SDRAM 地址列选择 107 SDRAM BA1 SDRAM bank 选择 1 108 SDRAM BA0 SDRAM bank 选择 0	93	SDRAM ADDR(8)		SDRAM 地址总线
96 VDDcore5 1.8V 97 VSS 地 98 SDRAM ADDR(5) SDRAM 地址总线 99 SDRAM ADDR(4) SDRAM 地址总线 100 SDRAM ADDR(3) SDRAM 地址总线 101 SDRAM ADDR(2) SDRAM 地址总线 102 SDRAM ADDR(1) SDRAM 地址总线 103 SDRAM ADDR(0) SDRAM 地址总线 104 SDRAM WEN SDRAM 地址总线 105 SDRAM RASN SDRAM 地址行选择 106 SDRAM CASN SDRAM 地址列选择 107 SDRAM BA1 SDRAM bank 选择 1 108 SDRAM BA0 SDRAM bank 选择 0	94	SDRAM ADDR(7)		SDRAM 地址总线
97       VSS       地         98       SDRAM ADDR(5)       SDRAM 地址总线         99       SDRAM ADDR(4)       SDRAM 地址总线         100       SDRAM ADDR(3)       SDRAM 地址总线         101       SDRAM ADDR(2)       SDRAM 地址总线         102       SDRAM ADDR(1)       SDRAM 地址总线         103       SDRAM ADDR(0)       SDRAM 地址总线         104       SDRAM WEN       SDRAM 写使能         105       SDRAM RASN       SDRAM 地址行选择         106       SDRAM CASN       SDRAM 地址列选择         107       SDRAM BA1       SDRAM bank 选择 1         108       SDRAM BA0       SDRAM bank 选择 0	95	SDRAM ADDR(6)		SDRAM 地址总线
98 SDRAM ADDR(5) SDRAM 地址总线 99 SDRAM ADDR(4) SDRAM 地址总线 100 SDRAM ADDR(3) SDRAM 地址总线 101 SDRAM ADDR(2) SDRAM 地址总线 102 SDRAM ADDR(1) SDRAM 地址总线 103 SDRAM ADDR(0) SDRAM 地址总线 104 SDRAM WEN SDRAM 写使能 105 SDRAM RASN SDRAM 地址行选择 106 SDRAM CASN SDRAM 地址列选择 107 SDRAM BA1 SDRAM bank 选择 1 108 SDRAM BA0 SDRAM bank 选择 0	96	VDDcore5		1.8V
99 SDRAM ADDR(4) SDRAM 地址总线 100 SDRAM ADDR(3) SDRAM 地址总线 101 SDRAM ADDR(2) SDRAM 地址总线 102 SDRAM ADDR(1) SDRAM 地址总线 103 SDRAM ADDR(0) SDRAM 地址总线 104 SDRAM WEN SDRAM 写使能 105 SDRAM RASN SDRAM 地址行选择 106 SDRAM CASN SDRAM 地址列选择 107 SDRAM BA1 SDRAM bank 选择 1 108 SDRAM BA0 SDRAM bank 选择 0	97	VSS		地
100SDRAM ADDR(3)SDRAM 地址总线101SDRAM ADDR(2)SDRAM 地址总线102SDRAM ADDR(1)SDRAM 地址总线103SDRAM ADDR(0)SDRAM 地址总线104SDRAM WENSDRAM 写使能105SDRAM RASNSDRAM 地址行选择106SDRAM CASNSDRAM 地址列选择107SDRAM BA1SDRAM bank 选择 1108SDRAM BA0SDRAM bank 选择 0	98	SDRAM ADDR(5)		SDRAM 地址总线
101SDRAM ADDR(2)SDRAM 地址总线102SDRAM ADDR(1)SDRAM 地址总线103SDRAM ADDR(0)SDRAM 地址总线104SDRAM WENSDRAM 写使能105SDRAM RASNSDRAM 地址行选择106SDRAM CASNSDRAM 地址列选择107SDRAM BA1SDRAM bank 选择 1108SDRAM BA0SDRAM bank 选择 0	99	SDRAM ADDR(4)		SDRAM 地址总线
102SDRAM ADDR(1)SDRAM 地址总线103SDRAM ADDR(0)SDRAM 地址总线104SDRAM WENSDRAM 写使能105SDRAM RASNSDRAM 地址行选择106SDRAM CASNSDRAM 地址列选择107SDRAM BA1SDRAM bank 选择 1108SDRAM BA0SDRAM bank 选择 0	100	SDRAM ADDR(3)		SDRAM 地址总线
103SDRAM ADDR(0)SDRAM 地址总线104SDRAM WENSDRAM 写使能105SDRAM RASNSDRAM 地址行选择106SDRAM CASNSDRAM 地址列选择107SDRAM BA1SDRAM bank 选择 1108SDRAM BA0SDRAM bank 选择 0	101	SDRAM ADDR(2)		SDRAM 地址总线
104SDRAM WENSDRAM 写使能105SDRAM RASNSDRAM 地址行选择106SDRAM CASNSDRAM 地址列选择107SDRAM BA1SDRAM bank 选择 1108SDRAM BA0SDRAM bank 选择 0	102	SDRAM ADDR(1)		SDRAM 地址总线
105SDRAM RASNSDRAM 地址行选择106SDRAM CASNSDRAM 地址列选择107SDRAM BA1SDRAM bank 选择 1108SDRAM BA0SDRAM bank 选择 0	103	SDRAM ADDR(0)		SDRAM 地址总线
106SDRAM CASNSDRAM 地址列选择107SDRAM BA1SDRAM bank 选择 1108SDRAM BA0SDRAM bank 选择 0	104	SDRAM WEN		SDRAM 写使能
107SDRAM BA1SDRAM bank 选择 1108SDRAM BA0SDRAM bank 选择 0	105	SDRAM RASN		SDRAM 地址行选择
108 SDRAM BA0 SDRAM bank 选择 0	106	SDRAM CASN		SDRAM 地址列选择
	107	SDRAM BA1		SDRAM bank 选择 1
109 SDRAM CSN SDRAM CS	108	SDRAM BA0		SDRAM bank 选择 0
	109	SDRAM CSN		SDRAM CS

110	SDRAM DQM		SDRAM DQM
111	SDRAM CLKOUT	输出	SDRAM 时钟输出
112	VDD6	电源	3.3V
113	VSS	地	地
114	SDRAM CLKIN	输入	SDRAM 时钟输入
115	TEST3	输入	地
116	TEST OUT0	输出	悬空
117	TEST3	输出	悬空
118	CTLOUT0		行同步输出
119	CTLOUT1		场同步输出
120	CTLOUT2		悬空
121	CTLOUT3		悬空
122	CTLOUT4		悬空
123	VDDcore6	电源	1.8V
124	VSS	地	地
125	CLKOUT		悬空
126	B/U/Pb_OUT_0		悬空
127	B/U/Pb_OUT_1		悬空
128	VDD7	电源	3.3V
129	VSS	地	地
130	B/U/Pb_OUT_2		悬空
131	B/U/Pb_OUT_3		悬空
132	B/U/Pb_OUT_4		悬空
133	B/U/Pb_OUT_5		悬空
134	B/U/Pb_OUT_6		悬空
135	B/U/Pb_OUT_7		悬空
136	R/V/Pr_OUT_0		悬空
137	R/V/Pr_OUT_1		悬空
138	VDDcore7	电源	1.8V
139	VSS	地	地
140	R/V/Pr_OUT_2		悬空
141	R/V/Pr_OUT_3		悬空
142	R/V/Pr_OUT_4		悬空
143	R/V/Pr_OUT_5		悬空
144	R/V/Pr_OUT_6		悬空
145	R/V/Pr_OUT_7		悬空
146	VDD8	电源	3.3V

147	VSS	地	地
148	G/Y/Y_OUT_0		悬空
149	G/Y/Y_OUT_0		悬空
150	G/Y/Y_OUT_0		悬空
151	G/Y/Y_OUT_0		悬空
152	G/Y/Y_OUT_0		悬空
153	G/Y/Y_OUT_0		悬空
154	G/Y/Y_OUT_0		悬空
155	G/Y/Y_OUT_0		悬空
156	OE	输入	数字视频输出使能,接 3.3V
157	PLL_PVDD	电源	1.8V-PLL 供电
158	PLL_PVSS	地	PLL 地
159	AVSS_PLL_BE1	地	PLL 地
160	AVDD_PLL_BE1	电源	1.8V-PLL 供电
161	AVDD_PLL_BE2	电源	1.8V-PLL 供电
162	AVSS_PLL_BE2	地	PLL 地
163	AVSS_PLL_SDI	地	PLL 地
164	AVDD_PLL_SDI	电源	1.8V-PLL 供电
165	AVDD_PLL_FE	电源	1.8V-PLL 供电
166	AVSS_PLL_FE	地	PLL 地
167	DAC_PVSS	地	地
168	DAC_VDD	电源	1.8V-DAC 供电
169	DAC_VSS	地	DAC 地
170	DAC_BOUT	输出	模拟 B 输出
171	DAC_AVDDB	电源	3.3V -B 通道供电
172	DAC_AVSSB	地	B 通道地
173	DAC_GOUT	输出	模拟 G 输出
174	DAC_AVDDG	电源	3.3V -G 通道供电
175	DAC_AVSSG	地	G 通道地
176	DAC_ROUT	输出	模拟 R 输出
177	DAC_AVDDR	电源	3.3V -R 通道供电
178	DAC_AVSSR	地	R 通道地
179	DAC_COMP	输出	DAC 视频补偿。
180	DAC_RSET	输出	DAC 的电流控制电阻
181	DAC_VREFOUT	输出	DAC 1.28V 内部电压参考
182	DAC_VREFIN	输入	DAC 外部电压参考
183	DAC_AVDD	电源	3.3V -DAC 供电

184	DAC_AVSS	地	地
185	DAC_GR_AVSS	地	地
186	DAC_GR_AVDD	电源	3.3V -DAC 供电
187	DAC_PVDD	电源	3.3V -DAC 供电
188	TEST0	地	地
189	TEST1	地	地
190	TEST2	地	地
191	XTAL IN	输入	晶振
192	XTAL OUT	输出	晶振
193	VDD9	电源	3.3V -IO 口供电
194	VSS	地	地
195	CLK_PORT2	输入	BT656 信号输入-时钟
196	D1_IN_0	输入	BT656 信号输入-YUV0
197	VDDcore8	电源	1.8V
198	VSS	地	地
199	D1_IN_1	输入	BT656 信号输入-YUV1
200	D1_IN_2	输入	BT656 信号输入-YUV2
201	D1_IN_3	输入	BT656 信号输入-YUV3
202	D1_IN_4	输入	BT656 信号输入-YUV4
203	D1_IN_5	输入	BT656 信号输入-YUV5
204	D1_IN_6	输入	BT656 信号输入-YUV6
205	D1_IN_7	输入	BT656 信号输入-YUV7
206	FIELD ID_PORT 2	输入	BT656 信号输入-奇/偶场标志
207	VSYNC_PORT 2	输入	BT656 信号输入-场同步
208	HSYNC_PORT 2	输入	BT656 信号输入-行同步

# 2.4 TDA9333H 功能说明

TDA933XH 系列是为高档彩电设计的显示处理器,飞利浦公司于 1998 年推向市场,其主要性能如下:

- 能适用于单扫描(50/60HZ), 也适用于双扫描(100/120HZ);
- RGB 控制处理器有一个 YUV 输入端(注本机芯用的是 TDA9333H 内部不含此部分输入,但以前用过的 TDA9332H 内部是有此部分输入),一个线性 RGB 输入端并与快速消隐信号一起传送,以适应 SCART 或 VGA 适配器所传送信号的需要;
- 具有一个带有快速消隐的单独的 0SD/测试输入端;
- 具有与制式无关的亮度信号的黑电平延伸功能;
- 内有色差信号可切换的矩阵;

- 具有"连续显像管阴极校正"的 RGB 控制电路以及白点调整功能;
- 为了偏转处理,内设有时钟产生电路,用 12HZ 晶阵来实施同步,这类可编程偏转处理器所产生驱动信号用于行、场偏转和东—西校正,该电路设有各种性能适用于 16:9 宽频显像管:
- 具有两个控制环的行同步电路,还有一个无需调整的行振荡器;
- 具有行和场几何失真处理的能力:
- 具有行和场变焦能力以适应 16:9 屏幕需要,还具有垂直卷摺功能;
- 行驱动脉冲能实施软件启动和软件停止;
- 各种功能均可用 I<sup>2</sup>C 总线控制;
- 具有很低的功耗。

# 2.4.1 TDA9333H 的内部功能运行

#### (1)、RGB 控制电路

## A. 输入信号

TDA9333H 的 RGB 控制电路有二组输入信号(注: TDA9332H 有三组输入信号, 也就是就功能方面 TDA9332H 比 TDA9333H 更多, TDA9332H 可以直接代换 TDA9333H, 而 TDA9333H 在有 YUV输入的情况下, 不能代换 TDA9332H), 即:

- 第一组 RGB 输入信号: 主要用于外部 SCART 插座进入的 1f<sub>H</sub>信号和 VGA 接口进入的 2f<sub>H</sub>信号,其振幅典型值为 0.7V<sub>PP</sub>,这类输入信号也受对比度、色饱和度和亮度的控制,为了避免当不同步的 RGB 信号提供给输入端而引起的钳位干扰时,输入钳位能方便地切换到直流钳位,当然需采用 DCT 位来实施。
- 第二组 RGB 输入信号:通常指屏显 OSD 和图文电视送入的信号,要求这些信号的幅度为 0.7 V<sub>PP</sub>。藉助于混合功能或快速消隐来实施内部信号和 OSD 信号间的切换。这类信号仅受亮度控制,事实上从内部组成框图中也已表明各类信号受控的情况。

各种信号源之间的切换,既可通过  $I^2C$  总线也可通过快速内插开关来实现,而快速内插开关也要经过总线来执行。

输入电路还包括用于色差信号的可切换矩阵电路,适用于 PAL/NTSC 和 SECAM 制的彩色重演系统,对于 NTSC 制要选择两种不同的矩阵。

#### B. 输出放大器

在正常输入信号和控制设定的情况下,输出信号的振幅(从黑电平到白电平)约有 2V。对于 RGB 信道,藉助于三个独立的增益设定来实施显像管所谓的"白点设定"。目前发展一种"连续阴极校正"电路来取得显像管精确偏置电压,利用二点黑电平稳定电路来实现这一功能。对于每一个电子枪插入二个试验电平使其与备有二个不同基准电流的合成阴极电流相比较,从而限制了显像管参数不一致如电压变动所带来的负面影响。

反馈环使得阴流 In和 In之比等于基准电流之比,后者在内部是确定值,为此利用二 个会聚环来改变黑电平和 RGB 输出信号的幅度以实现上述目标。该系统运作按以下路径进 行,即驱动信号的黑电平控制电子枪的截止点,从而能得到一个极好的灰度跟踪,黑电平 调节的精度恰巧取决于内部电流比,而在集成电路中这方面可做到相当精确。2点测量的 另一个优点是使 Iki和 Ike的识别出内部基准电流,利用 RGB 控制级的增益适配性来取得这 一调节,这样的控制稳定了 RGB 输出级和阴极特性合成的全信道的增益。2 点稳定性的一 个重要性质是利用反馈环调节了 RGB 通路的偏移和增益。依靠测试脉冲间的关系,设置基 准电流以及三个信道的相对增益。对于阴极而言,其最大驱动电压也是固定的,跟随而来 的显像管的驱动电平不能依靠 RGB 输出级所适配的增益来调节。 然而不同显像管可能需要 不同的驱动电平,利用 I<sup>2</sup>C 总线设定来调节典型"阴极驱动电平"。RGB 输出级的典型增益 取决于所选择的阴极驱动电平,考虑到 RGB 输出驱动范围,其值是能确定出来的。在两个 连续场中能实现 2 点稳定店路"高"和"低"电流的测量,在每一场中还要测量泄漏电流, 其最大值应限制在 100 μ A。当电视机直接切换到暗电流稳定电路工作和 RGB 无输出时,消 隐也很快被关闭,导致环路处于稳定状态,这样保证切换时间降至最小,而恰巧也与显像 管的预热时间有关。暗电流稳定系统用来检查3个信道的输出电平,并指示芯片的最低 RGB 输出的黑电平是否在某一窗位(WBC 位)或者在该窗位上下位(HBC 位),这种指示值可通 过 I<sup>2</sup>C 总线读出,并在电视机生产过程中自动调整 V<sub>82</sub>电压。当暗电流环中产生一次过失时, 也就开路等原因,则设定 BCF 状态位,使显像管信息被消隐以免伤害屏幕。

控制电路还包含一个束电流限制电路和一个白峰值限制电路,用 I<sup>2</sup>C 总线可调节白峰值电平。为了防止白峰值限制电路在视频限制信号的高频端产生反作用,在峰值检波器前插入一个低通滤波器。低通滤波器的电容使外接的,其值由所需时间常数来设定。电路还含有一个软削波器用以防止输出信号变高时的高频峰值,利用 I<sup>2</sup>C 总线以步进形式可调节白峰值限制电平和软削波电平间的差异。

场消隐与输入信号(50/100Hz 或 60/120Hz)的场频应相适应,当场输出级的逆程时间大于 60HZ 消隐时间时,应增加时间值使其达到 50HZ 消隐时间,这样运作由 LBM 位来设定。当无视频信号时可插入蓝屏,该功能由 EBB 位来执行。

# (2)、同步和偏转处理

#### A. 行同步和驱动电路

从内部压控振荡器 VCO 可取得行驱动信号, VCO 的运行频率为 13.75MHZ, 它是 15625HZ 行品德 880 次倍频。该振荡器的频率稳定性取决于外界陶瓷晶体谐振器(12MHZ)用作基准来完成的。当然也可从 TDA9333 外部提供基准信号,在此情况下,当然不必外接晶体。利用 PLL 电路使内部 VCO 同步于输入的行 H<sub>b</sub> 脉冲,该脉冲来自输入处理器或图像增强模块,用切换脚来实现行驱动信号(1f<sub>H</sub>或 2f<sub>H</sub>)的频率选择。把该脚接地或空位。为了安全起见,1f<sub>H</sub>或 2f<sub>H</sub>间切换尽可能在芯片待机状态下进行。

对于 TDA9333H 和 TDA9332H 也会设定"多同步"模式的行 PLL。在此条件下电路检测出进入同步脉冲的频率,并对应调节 VCO 的中心频率。该模式的频率范围在输出端是(30-50) KHZ。

利用第二个控制环来产生行驱动信号,并使其与具备有逆程脉冲的内部 VCO 来的基准信号的相位进行对比,而环的时间常数是内定的。TDA933XH 有一个动态行相移校正输入,用以补偿电子束电流改变引起的相位偏移。此外通过第二环来实现行偏移设置,并由 I<sup>2</sup>C 总线来实施调节。在三个连续行周期内,若无行逆程脉冲被检测到,则必须设定 NHF 状态位(即输出状态字节 D1-D3)。

经过所谓的软启动/软停止程序,接通行驱动信号,该功能藉助于行驱动脉冲宽度改变来实现。对于无泄放电阻的 EHT 振荡器, TDA9332H 用 FBC 来设定"固定电子束电流模式",在此情况下,显像管电流约有 1mA 的泄放电流,用暗电流反馈环来控制泄放电流的大小,若要加大泄放电流,不妨外加分路电路。当选择固定电子束电流时,有可能在断开其间出现黑屏,这种模式用 0S0 位来实现。

本芯片还有一个附加功能,即低功率启动功能,当电源电压 5V 加到启动脚 22 时,该模式开始工作,并耗电约 3mA(典型值),在此条件下,行驱动信号的正常的 Toff (休止期)和 Toff (脉冲期),很快从 0 升到 30%正常值,其工作行频约为 50KHZ(2fH)或 25KHZ(1fH),而输出信号保持不变,甚至主电源接通并接收到 I<sup>2</sup>C 总线数据后,方使行驱动频率按软件启动程序逐渐改变到正常频率和占空比。当待机位(STB0、STB1)改变时,本芯片仅能接通并切换到待机状态。若仅有一个位改变极性则电路不发生反应。TDA9332H 有一个通用总线来控制 DAC 输出,其分辨率为 6 位,输出电压变动范围为 0. 2V~4V。在 TDA9331H 中其输出端直流电平正比于行频(仅用于 VGA 模),该电压能用以控制行偏转级电源电压,以保证在较高行频时图像宽度保持不变。

# B. 场偏转和几何校正控制

藉助于场分频器来产生驱动信号,提供给场和东西校正偏转电路,而时钟信号由行振荡器提供。而输入处理器和图像增强模块提供的 V<sub>0</sub> 脉冲使其与分频器同步。而场的斜行波发生器需要外接电阻和电容,必须注意这些元件允许的容差必须很小。在正常模式中,场偏转必须运行于恒定斜率,并使其振幅与输入信号的频率能适应(50/60Hz 或 100/120Hz)。

当 TDA933XH 切换到 VGA 模式时,场扫描幅度应是稳定的,并于输入场频无关。在该模式下,东西校正(E-W)驱动振幅正比于行频,所以屏幕上校正是不受影响的。

利用差分输出电流来实现场驱动,输出采用直流耦合加到场输出级(如 TA8354),通过  $\mathrm{I}^2\mathrm{C}$  总线来调整场的几何参量,以下列出可控参量的项目。

- 场幅、S型校正;
- 场斜率:
- 场位移:仅用于补偿输出级或显像管的偏差:

- 场变焦:即场放大;
- 场卷摺: 当场扫描扩展是在垂直方向图像的偏移;
- 场等待: 为场扫描开始而设置一个可调延时。

在下述条件下, 场等待是有效的。

- 1、在 1f<sub>H</sub>TV 模中,场扫描起始是固定的,并且与场等待一起不能调节;
- 2、在 2f<sub>H</sub>TV 模中,场扫描起始与总线的垂直扫描基准 VSR 位的数值有关,若 VSR=0,场扫描起始值对应于输入 V<sub>D</sub>脉冲的下沿,若 VSR=1,则对应于输入 V<sub>D</sub>脉冲的上沿,在上述两种场合下,场扫描起始值与场等待设定一起均可调整。
- 3、多同步模:即 TDA9333H和 TDA9332H工作在1f<sub>H</sub>模和2f<sub>H</sub>模时,场扫描的起始值对应于输入V<sub>D</sub>脉冲的上升边,并与场等待设定一起均可调整。

有关场等待的最小值是8行周期,若设定低于8行周期,则它只保留8行周期。 E-W驱动电路有一个单终端输出,下述东西(E-W)几何参量是可以调整;

- 由于变焦功能,行宽有一定增长区域可调整;
- 东西抛物波与其宽度可调整:
- 东西四角抛物波校正;
- 东西梯形的校正

本芯片有一个 EHT 补偿输入信号,用以控制场输出和 E-W 输出信号,通过  $I^2C$  总线能调节两种功能的相对控制效应。其中场校正灵敏度是固定的,而 E-W 校正是可变的。





图 2.4-1: TDA933XH 内部框图



# 2.4.2 TDA9333 引脚符号与功能

	2 IDN 9 9 9 7 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1					
脚号	脚名	电压	功能			
1	VDRIVEA	1. 26	场驱动 A			
2	VDRIVEB	1. 29	场驱动 B			
3	EWOUT	3. 34	E—W(东-西)校正输出端			
4	EHTIN	1. 68	EHT 补偿输入,用以控制场和 E—W 输出信号			
5	FLASH	0	快闪检测输入端			
6	GND	0	接地端			
7	DIGSUP	5. 03	数字电源去藕端			
8	HOUT	3.4	行扫描信号输出			
9	SANDC	0.7	沙堡脉冲输出			
10	SCL	4.4	串行时钟输入			
11	SDA	4. 37	串行数据输入			
12	HSEL	4. 97	行频选择			
13	HFB	0.77	行逆程脉冲输入			
14	DPC	4. 15	动态相位补偿			
15	VSC	3.84	场锯齿波电容			
16	${ m I}_{ ext{REF}}$	3. 91	基准电流输入			
17	$V_P$	7. 95	正电源电压			
18	DEC <sub>BG</sub>	4. 75	带隙去耦			
19	GND	0	接地端			
20	XTAL1	1.09	晶振输入端			
21	XTAL0	0.05	晶振输出端			
22	LPST-UP	0.04	低功率启动电源			
23	$V_{\scriptscriptstyle D}$	0.37	场信号 V <sub>D</sub> 输入			
24	$H_D$	0.37	行信号 Lb 输入			
25	DACOUT	0.33	数模变换 DAC 输出			
26	VIN		V 信号输入(内部实际无此输入功能)			
27	UIN		U 信号输入(内部实际无此输入功能)			
28	LUMIN		亮度信号输入(内部实际无此输入功能)			
29	FBCS0	0	固定电子束电流切换输入			
30	RI1	2. 68	插入的 R-1 信号输入			
31	GI1	2. 68	插入的 G-1 信号输入			
32	BI1	2. 68	插入的 B-1 信号输入			
33	BL1	1.88	为 RGB-1 配合的快速消隐信号输入			

34	PWL	0. 21	白峰值限制去耦		
35	RI2	2. 21	插入的 R-2 信号输入		
36	GI2	2. 31	插入的 G-2 信号输入		
37	BI2	2. 11	插入的 B-2 信号输入		
38	BL2	2. 33	为 RGB-2 配合的快速消隐/混合信号输入		
39	$V_{\mathrm{P}}$	7. 95	正电源电压		
40	ROUT	2. 66	红色 R 信号输出		
41	GOUT	2. 69	绿色 G 信号输出		
42	BOUT	2. 68	蓝色 B 信号输出		
43	BCL	3. 7	限制电子束电流输入		
44	BLCIN	7. 42	暗电流输入		

# 2.5 HDMI 输入接口电路:

6P30 机芯具备最先进的 HDMI 输入接口,它采用的是美国模拟器件公司(Analog Devices, Inc)新发布的芯片,功能如下:

# 2.5.1 AD9880 HDMI/模拟双接口

模拟和 HDMI 接收器接口的最高速度均为 165MHz。AD9880 还支持 HDCP(高带宽数字内容保护) v1.1 标准,以传送和接收经过数字保护处理的内容。

AD9880 模拟接口可实现高达 165MSPS 的转换速率, 其专为捕获分量视频 (YPrPb) 和 RGB 图形信号的最优化而设计。它结合了三个宽频的 ADC (模拟-数字转换器) 和一个低抖动 PLL (锁相环),以确保最佳的映像品质。

其数字视频接口支持 HDMI version 1.1 和 DVI version 1.0。数字音频接口支持 S/PDIF (Sony/Philips 数字接口) 和 8 组能够承载 Dolby 7.1 环绕音效的 I2S 通道。

它的可编程自动钳位/偏移控制模拟接口能获得高准确性和操作简易性。该晶片还整合了一个双向 RGB-to-YCrCb 色彩空间转换器,以适应对不同视频输入和输出的完全可编程。

采用 100 脚 LQFP (Low-profile Quad Flat Pack) 封装。

# 2.5.2 电路原理见下图: (常用 IC 功能说明如下)


U501 (AD9880): 完成信号输入的切换,转换,最后输出 24bit 的 RGB 信号送到 FLI2300 进行变频。

U505 (UDA1334BTS): 音频解码,因 HDMI 接口具有传输声音的能力,此芯片在此可还 原出两路伴音。

U506 (CD4053): 开关,在这里主要是切换 USB 音频与 HDMI 的音频信号。

U503 (24LC04): 存储器,主要在此作 HDCP (高带宽数字内容保护)保护码的存储器,如果此芯片损坏或数据丢失,可导到正版输入的 HDMI 信号无法显示。

U504 (24AA02/S0): 存储器,主要为属性识别数据存储器。



# 2.5.3 HDMI 技术, HDCP 保护原理及 HDMI 技术的应用:

从性能上来讲,DVI 完全可以满足无压缩高清晰实时视频数字信号的传输。但是由于上面的原因,DVI 并不合家庭影院"发烧友"的胃口。我们需要的是适合我们家庭影院的数字传输接口。2002 年的 4 月,日立、松下、飞利浦、Silicon Image、索尼、汤姆逊、东芝共 7 家公司成立了 HDMI 组织开始制定新的专用于数字视频/音频传输标准。2002 年12 月 9 日,高清晰数字多媒体接口(High-definition Digital Multimedia Interface) HDMI 1.0 标准颁布。

## 1、HDMI 技术介绍:

HDMI 最高支持 5GBPS 的传输带宽,而 HDTV 仅需要 2.2GBPS,还有很大的裕量留给将来可能的更高标准的数字视频信号。

HDMI 比 DVI 的改进是加入了版权保护 HDCP 内核(注:宽带数字内容加密保护)的同时增加了数字音频传输,从而成为专用的多媒体信息接口;HDMI 支持 1920\*1080P 高清晰数字信号,并支持 Dolby Digital(杜比数码音效)/DTS(数码环绕音效)数字音频格式。HDMI 可望成为未来的视频设备的标准接口。现在,美国 FCC 强制规定:HDMI 接口必须加在与高清电视有关的电子产品上,例如高清电视机、有线机顶盒、DVD 播放机等,欧洲、日本和韩国很快也会有类似的要求。

## 2、HDMI 规范标准:

HDMI 的主要技术基础是 DVI-HDTV, HDMI 所增加的功能便是数字音频信号的传输,并且,在音频设备之间实现了基本控制数据的传输。为了增强其作为消费类影音产品接口的竞争力, HDMI 采用了更小的接头,强化了对数字式高清晰度色差分量(Y/Cb/Cr)格式的支持,其性能以远远超过了 IEA / CEA-861B 标准所作为的规定。

HDMI 的音频处理能力足可满足未来的需要,并且做到向后兼容,不仅可以传输我们已 经熟知并且喜爱的杜比数码和 DTS 等经过压缩的多声道数字音频信号,也可以传输未经压缩的数字音频信号。在后一种情况下,HDMI 所支持的声道数达 8 个之多,量化精度可达 24 位,采样频率高达 192 千赫。这些性能指标在进行高清晰度视频节目传送时也都可以同时达到。HDMI 是利用数字视频信号的逆程消隐期间进行音频数据传输的,因此不会占用可用视频传输带宽,而且,完全向后兼容于:未将音频传输考虑在内的早期 DVI 产品。

除了以上所述之外,HDMI 还有其它旨在确保高保真的图像和声音质量的功能。在 HDMI 规范中,信号输出设备可以指定画面的分辨率和宽高比,以及声音的编码方式,采样频率和声道分配等参数。尤其值得注意的是,IEA / CEA-861B 标准只为每一个 RGB 和 Y / Cb / Cr 分量信号提供了 8 个数位的支持。而 HDMI 则为每一个 4:2:2 Y / Cb / Cr 分量信号提供了 6 个数位的支持。而 HDMI 则为每一个 4:2:2 Y / Cb / Cr 分量信号提供了高达 14 个数位的支持。与之同时,目前专业用于高清晰度节目处理技术和数字影院也只支持到 10 个数位。最后需要说明的是,HDMI 接口规范采用的是 19 针接口,其尺寸也远远小于 DVI 接头。这些小型接头可以使连接线更加方便地穿过电缆导管和墙壁,使永久性的家庭影院系统设置变得更加方便。

# 3、HDMI 支持的数字视频格式:

- ①、SXGA: 1280x1024@85Hz
- ②、UXGA: 1600x1200@60Hz
- ③、SDTV: 480i、480p、576i、576p

(4), HDTV: 720p, 1080i, 1080P

## HDMI 支持的数字音频格式:

- ①、CD: 16 位@32、44.1、48KHZ
- ②、DVD-VIDEO: 8 通道数字音频@96 KHZ
- ③、DVD-AUDIO: 1 通道的 24 位@192KHZ

## 4、HDMI 的易用性:

- ①、HDMI 支持 EDID、DDC2B,因此具有 HDMI 的设备具有"即插即用"的特点,信号源和显示设备之间会自动进行"协商",自动选择最合适的视频/音频格式。
- ②、AV.link 功能使你可以只用一个遥控器控制全部音/视频设备的基本功能在你对所有的设备(DVD 机, AV Center,投影机等)进行初期设置之后,平常正常使用的基本功能可以通过任一个设备的遥控器完成。初期设置之后,你就可以把不大会用到的遥控器收起来,只留下最常用的设备的遥控器就可以了。 (现在我司生产的机芯未使该功能)
- ③、只靠一条 HDMI 线接驳电视机,就能同时欣赏到清晰细腻的画面,及通透立体的声音。

### 5、HDCP 保护原理

越高质量的图像和声音制品带来越重要的版权保护问题。DVD-VIDEO 脆弱的版权保护系统虽然给我们现在的用户带来了好处,使我们可以欣赏到"价廉物美"的音像制品,却也使好莱坞等电影公司们进一步提高了警惕。DVD-AUDIO 就是因为版权保护措施的问题推迟了一年才上市。而 D-VHS 的高清晰录像带也因为版权保护的问题廖廖无几(日本)。在最新的蓝光 DVD (Blu-DVD) 的标准中,现在还只有可录标准,还没有任何一家公司有计划推出蓝光 DVD 的电影,等到蓝光 DVD 面世的时候,很可能跟现在的 D-VHS 一样,只可以录像,而没有片源可以播放。如果没有得力的版权保护措施,没有一家电影公司会推出自己的高清晰电影光盘。(没有高清晰电影,使蓝光 DVD 的未来充满变数。谁会只用来天天录电视节目?)在无压缩高清晰实时数字图像的传输方面,也遇到同样的问题。如果没有得力的版权保护措施,没有多少公司会支持 HDMI 标准。还好 INTEL 在 2000 年 2 月份推出了"宽带数字内容保护"(HDCP=High Bandwidth Digital Content Protection)得到了各方特别是好莱坞的认同,这才使 HDMI 成为现实。目前采用的英特尔接口已经从 HDCP(高清晰数字节目保护) 变为 HDMI (高清晰多媒体接口) 了。HDCP 主要是给视频加密,HDMI 则是同时给视频和音频加密。

HDMI+HDCP 虽然给我们解决了数字信号的传输问题,但是也使"非法"录制数字视频信号变得更加困难。免费复制音像制品越来越困难,这对电影公司的老板来说是一个好消息吧?但对我们来说在享受"数码时代"的同时要看看自己的钱包。在产品数量未成规模的情况下,新接口所带来的专利费及相关成本的增加,将给厂商带来极大负担,我们可以算一笔账。HDMI 的专利费由年费、测试费、使用费、芯片费四个部分组成。其中年费包括HDMI 的 1.5 万美元和 HDCP 的 1.5 万美元;测试费为几千美元;每台终端设备的使用费为0.04 美元;专利芯片费用为 8 美元左右。假如,一个彩电厂商年产带 HDMI 接口的彩电规模到达一万台,则分摊到每台彩电的成本就上涨 10 多美元!此外,还要增加几个美元的接口及线缆成本。

创维在近期推出新型高清彩电机芯中,HDMI 接口将作为一个标准接口配备。使用户购买我们的产品不会将来因为无这个接口而淘汰,虽然现在在市场的与之相连的设备还很少,但它将是一个无法阻挡的趋势。

# 2. 6 6P30 机芯电源部分工作原理:

## 2. 6. 1 电源电路简介

电源部分采用的是 KA5Q1265RF 是"仙童"(Fairchild)公司电源模块,是高集成化元件,它把高功率 POWER MOSFET 和控制 IC 集成在一个封装里,并且 IC 功能也有所增加。同时 KA5Q1265RF 开发制用的电源。此电源的特点是低成本、待机低功耗、外围电路简单。它可向整机提供+25V、+16V、+9V、+140V 直流稳定电压。+16V 通过 N951 稳压输出+5V 向 CPU 供电,N984 稳压 5V 后向数字板供电。还通过 N952、N953 稳压成 8V和 12V 向数字板的 TDA9333 供电及视放供电。

## 2. 6. 2 N901 (KA5Q1265RF) 内部框图:




图 2.6-1:KA5Q1265RF 内部框图

#### 2.6.3 KA5Q1265RF 的特性说明:

类似的谐振转换器的控制器:

内部的脉冲模式控制器为自触发模式:

内有过热保护功能(超过150℃时,此IC停振):

内有过压保护(Vsync: 最小。 11V);

内设脉冲保护模式; 自动复位模式。

引脚	功能说明	电压	引脚	功能说明	电压
1	内值 MOSFET Drain 极	335.4V	4	反馈脚,接受光耦反馈信号对输出电压进行控制。/同时当此脚电压超过 7.5V时保护	1. 26V
2	内值 MOSFET Source 极,地	0V	5	同步脚、电源工作状态调节、准谐振状态调整,同时当此脚电压超过11V时保护	5. 06V
3	供给电源模块正常工 作所需电压	20V			

### **2.6.4** KA5Q1265RF 引**脚功能说明:** (下列电压数据为数字表测得,供参考)

#### 2.6.5 电源工作原理:

整机的供电系统由N901、开关变压器T901、光藕N902、电压比较器V956等元件组成。 6P30 机芯采用的是它激式并联型变压器藕合稳压式开关电源。由美国仙童半导体公司的新型大功率开关电源专用集成电路 KA5Q1265RF、脉冲(开关)变压器 T901、光藕 N902、电压比较器 V956 等元件组成。该电路组成的电源外围元件极少,效率高。

电源的启动过程:  $\sim$ 220V 市电整流后得到的 300V, 经 R914、R915 降压, C908 滤波之后,加到 N901的 3 脚。当 3 脚的电压上升到 11V以上,电流维持在 1mA 时,N901内部振荡器开始工作,N901内的场效应管(N901的 1 脚)开始有脉冲输出,使开关电源启动。

开关电源启动后,N901(KA5Q1265RF)3脚的供电由开关变压器T901的13脚输出经VD910整流来提供,此时N901正常工作时此脚为20V,电流需维持在10mA以上。即可使本电源维持在正常工作状态。


#### 2.6.6 整机电源的保护电路:

#### 1、过电流脉冲保护:

KA5Q1265RF 的过流保护是在电源厚膜块内部完成的,它是通过在内部检测每个振荡周期开关管漏极电流来实现的。当负载发生短路或过流时引起电源模块内部的场效应开关管漏极电流增加,通过检测电路控制振荡器的输出,使 MOSFET 截止,使导通时间变小,达到限制漏极电流,实现过流保护。

#### 2、过电压保护:

当开关电源出现失控导致输出电压大幅上升时(如光耦损坏),开关变压器 T901 第 11 脚、第 13 脚绕组电压也会大幅上升,经过 VD910 整流后加到 N901 (KA5Q1265RF)的 3 脚,当电压超过 40V 以上时,内部过压保护电路起控,电路进入间歇性工作。



6P30机芯电源电路图

#### 3、过热保护:


管壳基板温度超过 150°C 时,过热保护电路起控,IC 间歇性的工作,保护 IC,直 到电路完全不起振。如果要电源再启动,需要关机后重新开机

待机时,KA5Q1265RF工作在一种叫做 BURST MODE 的方式,它能使待机时的各路输出电压降低到将近原来的一半,大大减少了待机功耗。burst mode 方式不产生能听得见的噪声,并且几乎不需要附加器件。

总之,本开关电源能工作于不定频率;准谐振;电流控制模式;次级校正和一些列的保护措施包括过电流脉冲保护和关断、自动重起过电压保护、自动重起过载保护和过 热关断。

本机的误差信号取样放大部份由 V956(KA431)、N902(TLP621)等外围元件组成。

## 2.6.7 TL431 内部框图:



KA431 是一个有良好的热稳定性能的三端可调分流基准源。它的全称是可调式精密并联稳压器(俗称可调稳压管)。问世以来,由于它的性能好,体积小,成本低,因而,在电压比较器、电压监视器、延时电路精密稳流源电路中获得了广泛的应用。特别是在高频开关电源中,大多采用 KA431 或 TL431 担任输出电压的取样放大,并驱动光耦合器件,去改变主变换电路中控制 IC 的(脉冲的)脉宽/脉频,从而实现自动稳压的功能。

现在, KA431 与 NE555 一样,成为用途最广,知名度最高的通用集成电路之一。其它著名的半导体厂家也有类似的产品。如仙童公司的 µ A741、德州仪器的 TL431,内部电路

虽有差异,但功能大体相同,管脚排列完全一致,二者之间可以直接代换使用。它的输出电压用两个电阻就可以任意地设置到从 Vref(2.5V)到 36V 范围内的任何值。图 1 是该器件的符号。3 个引脚分别为: 阴极(CATHODE)、阳极(ANODE)和参考端(REF)。图 2 是 KA431 的外形图。图 3 是 KA431 的内部示意图。图 4 是 KA431 的内部等效结构图。图 5 是该器件的恒压电路应用图。注意: 在选择电阻时必须保证 KA431 工作的必要条件,就是通过阴极的电流要大于 1mA。

#### 2.6.8 电源部分其它电路

**稳压电路**: 当由开关电源输出的主电压上升时,V956(KA431)的参考端(REF)电压上升,由内部图可知,V956(KA431)阴极(CATHODE)的位下降,流过 N902(TLP621)光藕内的发光管的电流会加大,使其亮度增强,那么 N902(TLP621)内的光敏管内阻变小,使 N901(KA5Q1265RF)的 4 脚电位下降,使 N901(KA5Q1265RF)内部振荡波形提前翻转为低电平,内部 MOS 管提前进入关断状态,使主电源输出电压不致上升,当主电源电压下降时,与上面所述的情况相反。

**待机控制电路**:本机的待机控制由 U201 (FLI8125)的 41 脚来控制完成。在开机状态时,此脚为高电平,去控制 Q207 导通,此时 Q207 集电极低电平,此低电平去控制主板主的 V960 截止,V954 导通,此时取样信号从+B 取出,不影响 V956 这部份电路的工作,使主电源输出不受影响。同时 V960 集电极高电平去控制 N954 输出 5V 向数字板供电,V952、V953 导通,将 16V 加到的高电平加到 N952、N953 稳压成 8V 和 12V 向数字板的 TDA9333 供电及视放供电。

当按下机器的待机控制键时,U201(FLI8125)的 41 脚低电平,去控制 Q207 截止,此时 Q207 集电极高电平,此高电平去控制主板主的 V960 导通,V954 截止,此时取样信号从 16V 经 R986、VD961 加到 V956(KA431)阴极(CATHODE),使其此脚的电位上升,此时使主电源输出下降。同时 V960 集电极低电平去控制 N954,使其无输出 5V,无法向数字板供电,V952、V953 截止,16V 也无法加到 N952、N953,此时 8V 和 12V 无输出。整机待机。

此时整机除了 CPU 之外其它部份不会有正常的供电, 使整机处在待机状态。

## X 射线保护电路:

本机设有 X 射线保护电路,当电路出现异常出现 CRT 阳极电压升高时,此时可能产生对人体有害的 X 射线,因 CRT 阳极电压是行输出变压器供给,当此电压升高时,灯丝绕组电压也会升高,经营 VD964 整流,C981 滤波,R982、R984 分压后击穿 VD965,使 V961 导通,V954 截止,使机器处在待机状态。从而达到 X 射线保护的目的。

# 第三章 工厂模式

# 3.1 进入工厂模式:

- 1) 如果工厂调试使用时请使用专用工厂遥控器。
- 2) 使用普通遥控器进入工厂菜单进入方法:

在 MENU 显示的状态下,依次按数字键"5","0","1","8"。在屏幕右边偏上,显示 1 个 "M"。则表示已进入了工厂模式。

退出方法: 电源关机退出。

在工厂菜单界面下及"M"显示状态下,按【定时键】退出。

# 工厂菜单的快捷操作:

在正常模式下:

【工厂模式键】: 进入工厂模式的特别键

(以下表示方法为组合键)

【工厂模式】+【屏显】——进入工厂模式(进入工厂模式的状态为"M"状态)

【退出键】—— 退出工厂模式

【工厂模式】+【-/--】----IIC OFF 关机 : 退出 IIC OFF

【工厂模式】+【屏保】——Init Factory(OK)(出厂设定)

在"M"状态下

【-/-- 】+【屏显】——Aging Busy (老化状态)

【静像键:】——退出 Aging Busy (老化状态)

退出并返回到正常模式

【退出键】: 退出工厂模式的特别键。

# 3.2 工厂菜单模式

- 1) 按键操作: 在工厂菜单界面下: MENU 键: 工厂菜单翻页。
  - ↑键:项目选择上方向移动。
  - ↓键:项目选择下方向移动。
  - ←键:项目调整减方向。
  - →键:项目调整加方向。

在"M"显示状态下,

↑键: 换台,台位增。

↓键: 换台,台位减。

16: 9 键: 在 YPBPR 下, 可切换 16: 9 模式

扫描模式键: 在 TV、AV 的 PAL 信号时, 可切换扫描模式

静像键: 解除老化状态(在老化状态 Aging Busy 时有效)

切换键: TV→AV1→AV2→S1→YPBPR →PC→MEDIA→TV

0-9 数字键: 可直接进入 0-9 频道

2) 软件版本号:

在工厂菜单界面下:在"M"状态下,显示软件版本号及 EEPROM 日期版本。 SKW0000YYMMDDBC (软件版本号)

YY MM Dd (E2P 日期版本, E2P 地址 FFA、FFB、FFC)

3) 工厂菜单项目:

## 第一页(场部分)

图中心 一

场幅 -

场中心 -

场线形

ZOOM 场放大

SCROLL 卷动

WAIT 场消隐等待

VG2 帘栅电压窗口范围指示

(WAIT 项目在母片制作过程中已确定,在生产线上不允许调整)

## 第二页 (行部分)

行中心 -

四边形 一

行幅 -

枕形 一

上角 -

梯形 一

COMPE 行幅补偿

下角 -

弓形 一

# 第三页(白平衡部分)

R DRV 高亮 红

G DRV 高亮 绿

B DRV 高亮 蓝

R CUT 低亮 红

G CUT 低亮 绿

W VOL 白电平峰限

# 3.3 16:9下的工厂菜单项目调整:

只有 YPBPR 下有 16:9 模式。阴影项目为 16:9 下调整记忆项目,其余项目在 16:9 下不可调。Z00M 固定为 0x00 且不可调。

在工厂界面的"M"显示状态下,按16:9按键可切换到16:9模式。

## 第一页(场部分)

图中心 一

场幅 一

场中心 一

场线形 一

ZOOM 场放大

SCROLL 场卷动

WAIT 场消隐等待

VG2 帘栅电压窗口范围指示

(16:9模式下场部分都不可调)

# 第二页 (行部分)

行幅

行中心 -

四边形 -

H.C/V

枕形 一

上角 一

梯形 -

COMPE 行幅补偿

下角 一

弓形 一

(16:9 模式下行部分打阴影项目可调)

# 3.4 行场部分的调整方法

基准与差值:

工厂菜单的行场部分以 PAL60 为第一基准、1080I60 为第二基准,其他信号模式的行场为差值,调整 PAL60 的行场和 1080I60 的行场,其他信号模式的行场会随之变化。

行场调整方法:

在样机上先调好 PAL60 的行场, 然后要调好 1080I60 的行场, 必须保持基准模式的行

场数据有一定余量,在其基础上精确调整好其他各信号模式的行场。以此样机的 E2PROM 做为母片拷贝完成生产机用 E2PROM, 生产时只需调整各机 PAL60 的行场和 1080 I60 的行场, 其他信号模式可不调或只需微调。

样机母片的制作对于批量生产的效率非常重要,样机母片制作必须按照第7条规定的参考值进行调整,对于每个订单前五台的机器各个通道和模式都要认真检查,确认正常后才可正常下机,如果不正常则需要重新做母片。

## 图像模式:

工厂	像管类型	LG		北松	
(在此模	项模式	其他 1080p		其他	1080p
6) 帘机	图中心	PAL60、1080I60基准<=0x37		PAL60、1080I60基准<=0x	
选择工厂	ZOOM	0x18	0x16	0x18	0x16
7) 调惠	SCROL	0x16	0x0f	0x1f	0x0f
	WAIT	0x1b	0x0f	0x1b	0x12

【时调好。

PAL60 为第一基准模式。1080I60 为第二基准模式。

在调整这两种基准模式的行场时,必须保持一定余量:

0~0x0f 调整范围时: 0x05~0x0c (四边形、弓形)

0~0x3f 调整范围时: 0x10~0x30 ( 除 WAIT、四边形、弓形外其它项目)

#### 3.5 PC 通道下的自动白平衡

1)在 PC 通道有信号 VGA (640×480),且信号良好状态下,在工厂菜单下按【静像键】 进行自动白平衡调整。

按键操作: PC 有信号 VGA (640×480), 工厂菜单下, 按【静像键】

2) 调整完毕后,关机再开机,然后观

# 3.6 老化模式

在工厂菜单"M"显示状态下: 按【-/--键】再按【屏显键】, 显示"AGING BUSY"。

2) 退出方法:

在 AGING BUSY 状态下, 按【静像键】, 显示 "AGING"。

#### 3.7 总线开放

讲入方法:

使用工厂遥控器的组合键【工厂模式】+【 -/--】 退出方法:

电源关机,再开机已经退出总线开放状态。

### 3.8 USB 检测

使用 U 盘检测,一般情况下尽量用 U 盘检测,检测文件为 JPEG、MP3 和 AVI 三种类型的文件,要求检测文件放置在根目录下。

使用移动硬盘(和其它移动存储设备)检测,要求存储设备具有良好的 USB 接口,硬盘不设分区,不建文件夹,检测文件放置在根目录下。

## 检测项目:

在 USB 状态下插上 USB 设备,在"音画"下打开 MP3 文件,此时 MP3 文件和 JPEG 文件能同时播放,即能同时播放声音和图片。

#### 3.9 出厂设定

执行方法: (在出厂前最后一道工序执行),在正常状态下按【工厂模式】+【屏保】,显示"Init Factory OK"。

# 设定项目如下:

音量: 20

通道: TV

频道: 0

待机: 否

图象模式: 标准

声音模式: 标准

V12: 优化

A12: 关

3D 透视: 开

像素净化: 弱

彩色增强: 开

心情指数: 标准

开机通道: AUTO